<

Pozycjonowanie stron www i SEO / SEM

* wdrożonych optymalizacja budowy strony

W cenę za jednorodny anchor text w linkami serwisu.

Reklama w internecie pprzez pozycją na określone słowo w danej wyszukiwarce Google - pozycje na liście wyszukiwarkach, często (max ilość przyzwoitej jakości linków wychodzących do naszej witryny w wynikach!

Peripheral Component Interconnect

Gniazda 32-bitowej szyny PCI
Rozmieszczenie kluczy w gniazdach

PCI (ang. Peripheral Component Interconnect) – magistrala komunikacyjna służąca do przyłączania kart rozszerzeń do płyty głównej w komputerach klasy PC.

Oryginalnie była publicznie zaprezentowana w czerwcu 1992 r. jako rozwiązanie umożliwiające szybszą komunikację pomiędzy procesorem oraz kartami niż stosowane dawniej ISA. Dodatkową zaletą PCI jest to, że nie ma znaczenia czy w gnieździe jest karta sterownika dysków (np. SCSI), sieciowa czy graficzna. Każda karta, pasująca do gniazda PCI, funkcjonuje bez jakichkolwiek problemów, albowiem nie tylko sygnały, ale oraz przeznaczenie poszczególnych styków gniazda są znormalizowane.

W przeciwieństwie do innych magistrali, przykładowo VESA Local Bus, która początkowo była stosowana tylko do przyspieszenia operacji graficznych, szyna PCI stanowi kompleksowe rozwiązanie, przyspieszające współpracę z dowolnym urządzeniem zewnętrznym. Przy częstotliwości taktowania 33 MHz oraz szerokości 32 bitów magistrala PCI osiąga szybkość transmisji 132 MB/s. Szerokość szyny adresowej oraz danych nowych procesorów 64 bitowych zmiany nie wpływają na architekturę PCI a zaledwie podwaja się przepustowość do 264 MB/s. Karty dołączone do szyny PCI potrafią się komunikować nawet bez udziału mikroprocesora, dzięki czemu wzrasta efektywność jego użytkowania. Dla każdej karty zdefiniowane są tzw. rejestry konfiguracyjne. Przy ładowaniu systemu procesor odczytuje zapisane w nich dane oraz rozpoznaje, jaka karta jest umieszczona w gnieździe. Instalacja oraz inicjacja karty następuje potem w pełni automatycznie.

Aby zapewnić zarówno producentom, jak oraz użytkownikom możliwie dużą elastyczność, w standardzie PCI zdefiniowano tzw. gniazdo wspólne (z ang. shared slot). Jest to gniazdo, które bywa wykorzystane z kartami przystosowanymi do magistral ISA, EISA czy MCA. Umożliwia to też produkcję kart równocześnie przystosowanych do PCI oraz pozostałych, wyżej wymienionych magistral.

Bardzo istotną cechą architektury PCI jest jej skalowalność: w jednym oraz tym samym komputerze bywa równolegle albo szeregowo połączonych parę magistral PCI. Nad koncepcją PCI Local Bus pracowało wielu znaczących producentów komputerów, z których każdy starał się aby sprzęt aktualnie produkowany przez niego był z tym standardem zgodny. Przykładowo, rozwiązanie jest na tyle elastyczne, że uwzględnia możliwość współpracy magistrali nie tylko z komputerami wyposażonymi w procesory firmy Intel, ale także z AMD oraz Cyrix, a także w opartych na procesorze PowerPC komputerach Pegasos. 32-bitowy standard adresowania PCI używany jest także w innych magistralach (np. AGP).

Kolejną istotną cechą PCI jest wysoka zgodność pomiędzy poszczególnymi wersjami PCI, jak oraz rozwiązań pochodnych (np. PCI X) przejawiająca się tym, że urządzenia potrafią pracować zarówno w starszych jak oraz nowszych gniazdach, pod warunkiem że są dopasowane napięciowo (warianty 3.3V oraz popularniejszy 5V). Zgodność ta nie jest jednak zachowana w stosunku co do PCI Express, która aktualnie wypiera PCI oraz AGP.

Wersje PCI
Wersja PCI 2.0 PCI 2.1 PCI 2.2 PCI 2.3
Rok wprowadzenia 1993 1994 1999 2002
Maksymalna szerokość szyny danych 32 bity 64 bity 32 bity 64 bity
Maksymalna częstotliwość taktowania 33 MHz 66 MHz 66 MHz 66 MHz
Maksymalna przepustowość 132 MB/s 266 MB/s 266 MB/s 528 MB/s
Napięcie 5 V 5 V 5 V / 3,3 V 3,3 V

Spis treści

Styki

Złącze PCI wyznacza się jako slot (bądź po angielsku edge connector) posiadający 62 styki z każdej strony, ale dwa bądź cztery z nich są zastąpione przez klucz wycięcia, tak więc karta ma 60 bądź 58 styków po każdej stronie. Pierwszy styk jest najbliżej tylnej ścianki. Strony B oraz A są zawarte kolejno, patrząc w dół na złącze płyty głównej[1][2][3].

Opis styków 32-bitowego złącza PCI
Styk Strona B Strona A Opis
1 –12 V TRST# Styki portu JTAG (opcjonalne)
2 TCK +12 V
3 Uziemiony TMS
4 TDO TDI
5 +5 V +5 V
6 +5 V INTA# Linie przerwań
7 INTB# INTC#
8 INTD# +5 V
9 PRSNT1# Zarezerwowany Odłączone aż do momentu uzyskania wymaganej mocy 7,5 W albo 25 W
10 Zarezerwowane IOPWR +5 V albo +3,3 V
11 PRSNT2# Zarezerwowany Odłączone aż do momentu uzyskania wymaganej mocy 7,5 W albo 25 W
12 Uziemiony Uziemiony Klucz wycięcia dla kart obsługujących napięcie 3,3 V
13 Uziemiony Uziemiony
14 Zarezerwowany 3,3 V aux Zasilanie w trybie gotowości (opcjonalne)
15 Uziemiony RST# Zresetowanie szyny
16 CLK IOPWR 33/66 MHz clock
17 Uziemiony GNT# Szyna danych otrzymana od płyty głównej dla karty
18 REQ# Uziemiony Szyna danych wymagana przez kartę dla płyty głównej
19 IOPWR PME# Power management event – możliwość zarządzania zasilaniem (włączenie/wyłączenie komputera) (opcjonalne)
20 AD[31] AD[30] Szyna adresowa/szyna danych (dolna połowa)
21 AD[29] +3,3 V
22 Uziemiony AD[28]
23 AD[27] AD[26]
24 AD[25] Uziemiony
25 +3,3 V AD[24]
26 C/BE[3]# IDSEL
27 AD[23] +3,3 V
28 Uziemiony AD[22]
29 AD[21] AD[20]
30 AD[19] Uziemiony
31 +3,3 V AD[18]
32 AD[17] AD[16]
33 C/BE[2]# +3,3 V
34 Uziemiony FRAME# Szyna danych jest w trakcie transferu
35 IRDY# Uziemiony Inicjator gotowy
36 +3,3 V TRDY# Cel gotowy
37 DEVSEL# Uziemiony Cel wybrany
38 Uziemiony STOP# Cel wymaga wstrzymania
39 LOCK# +3,3 V Zamknięcie transakcji
40 PERR# SMBCLK SDONE Błąd parzystości; SMBus clock
41 +3,3 V SMBDAT SBO# Dane SMB
42 SERR# Uziemiony Błąd systemu
43 +3,3 V PAR
44 C/BE[1]# AD[15] Szyna adresowa/szyna danych (dolna połowa)
45 AD[14] +3,3 V
46 Uziemiony AD[13]
47 AD[12] AD[11]
48 AD[10] Uziemiony
49 M66EN Uziemiony AD[09]
50 Uziemiony Uziemiony Klucz wycięcia dla kart obsługujących napięcie 5 V
51 Uziemiony Uziemiony
52 AD[08] C/BE[0]# Szyna adresowa/szyna danych (dolna połowa)
53 AD[07] +3,3 V
54 +3,3 V AD[06]
55 AD[05] AD[04]
56 AD[03] Uziemiony
57 Uziemiony AD[02]
58 AD[01] AD[00]
59 IOPWR IOPWR
60 ACK64# REQ64# 64-bitowe rozszerzenie; nie podłączać do 32-bitowych urządzeń
61 +5 V +5 V
62 +5 V +5 V

64-bitowy PCI jest rozszerzony o dodatkowe 32 kontakty po każdej stronie, które zapewniają AD[63:32], C/BE[7:4]#, PAR64 sygnał parzystości oraz liczba mocy oraz uziemionych pstykinów.

Legenda
Styk uziemiony Odwołanie do 0 V
Styk mocy Dostarcza zasilanie dla karty PCI
Styk wychodzący Napędzanie przez kartę PCI, otrzymywane przez płytę główną
Inicjator wyjścia Sterowany przez mistrza/inicjatora, otrzymywany przez cel
Sygnał wyjścia/wyjścia Może być sterowany przez inicjator bądź cel, zależnie od operacji
Wyjście celu Sterowane przez cel, otrzymywany przez inicjatora/mistrza
Wejście Sterowane przez płytę główną, otrzymywana przez kartę PCI
Open drain Może zostać odłączony i/lub odczytany przez wiele kart
Zarezerwowany Aktualnie nie stosowany, nie podłączać

Przeważajaca ilość linii jest połączonych do każdego slotu równolegle. Wyjątkami są:

  • Każdy slot posiadający swoje własne wyjście REQ#, oraz wejscie GNT# z arbitera płyty głównej.
  • Każdy slot posiadający swoją własną linię IDSEL, przeważnie podłączaną do określonej linii AD.
  • TDO jest połączenia łańcuchowego do kolejnych slotów TDI. Karty bez wsparcia JTAG muszą podłączyć TDI do TDO, tak aby nie przerwać łańcucha.
  • PRSNT1# oraz PRSNT2# posiadają własne odłączane rezystory na płycie głównej Płyta główna może (ale nie musi) wykryć te styki w celu ustalenia poboru mocy na obecnych kartach PCI.
  • REQ64# oraz ACK64# są indywidualnie odłączane na slotach 32-bitowych.
  • Linie przerwań (INTA#, INTB#, INTC#, oraz INTD#) są połączone na wszystkich slotach slotami w innej kolejności (INTA# na jednym slocie to INTB# na następnym, a INTC# jeszcze następnym).

Dodatkowe informacje:

  • IOPWR ma +3,3 V albo +5 V, zależnie od jego tylnej ścianki. Sloty posiadają także grzbiet w jednym z dwóch miejsc, co zapobiega nieprawidłowemu podłączeniu karty.

Przypisy

  1. ↑ PCI Local Bus Specification, revision 2.3. PCI Special Interest Group, 2002-03-29. [dostęp 2009-07-07].
  2. ↑ PCI Local Bus Specification, revision 3.0. PCI Special Interest Group, 2002-08-12. [dostęp 2009-07-07].
  3. ↑ PCI Connector Pinout.

Sprawdź też

Linki zewnętrzne

p • d • e
Interfejsy sprzętowe komputera klasy PC
wewnętrzne
AGP • ATA (IDE) • SCSI • UDMA • PCI-X • ATAPI (EIDE) • PCI • MiniPCI • ISA • MCA • VESA Local Bus • EISA
USB Type A Plug BW.svg
zewnętrzne
Bluetooth • IrDA • Wi-Fi (WLAN) • WiMAX
Jack • D-Sub (monitor) • S-Video
Źródło „nullpl.wikipedia.org/w/index.php?title=Peripheral_Component_Interconnect&oldid=30767734”
www.trasa.tron.kolobrzeg.pl | link | www.szybka.cyfra.rzeszow.pl | DMD Sp. z o.o. | Wczasy 2012